２倍周波数生成回路

　10MHzのクロックが欲しいときに、5MHzの水晶しかなく
　何とかして10MHzを生成しようと、排他的論理和を使い
　即席で間にあわせました。

　周波数を２倍にするため、クロックのrising edgeと
　falling edgeを利用します。エッジを検出するため
　排他的論理和を利用します。

　タイミングチャートを利用すると、次のようになります。



　もとのクロックから少し遅延を入れて
　排他的論理和をとります。

　遅延を入れるには、抵抗とキャパシタを利用した
　積分回路を使います。



　積分回路では抵抗値と静電容量の積で
　遅延時間が決まるので、Ｈレベル時間
　を超えないように値を決めます。

　5MHzのときは、200nsになるので、今回は
　510Ω、33pFとします。時定数は、16.83nS
　となり、200nsに比べて1/10になるので
　充分遅延して、排他的論理和で両エッジ
　の信号を生成できます。

　回路ブロックは、以下とします。



　回路図を作成します。排他的論理和のTTLが
　手元になかったので74HC00で構成します。



　基板に組上げると、次のようになりました。



　発振周波数をマルチメータの周波数カウンタ
　で測定すると、5MHzにほんのわずか不足です。



　精度のよくないカウンタなので、測定誤差と
　解釈しておきます。

　２倍の周波数になっていることを確認できました。

---

目次 前 次