目次 前 次

8ビットフィードバックタイプROMシーケンサ

 
　信号線が５本以上８本以下の場合、ROMシーケンサの出力ビットを
　16ビットにします。

　アドレスとデータは、次のように上位、下位で８ビットずつを
　担当させるレジスタを用意。





　アドレス、データは、電源投入でリセットできるレジスタで構成。





　ROMから出力されてくる情報を、アドレス、データにわけて
　記憶するために、２つのクロックを使います。

　２つのクロックを生成する回路は、カウンタとエンコーダ
　を使えば、実現可能。




　ROMは、１アドレスに８ビットなので、16ビットを扱うには
　２アドレスが必要。アドレスA0を、データの記憶時には０
　アドレスの記憶時には１とするため、SRラッチを利用。




　ROMに接続する回路が揃ったので、まとめます。



　クロックジェネレータは、CMOSのカウンタが確実に
　動作する周波数で考えると、１ＭＨｚくらいが妥当
　でしょう。

　このROMシーケンサで利用している制御回路は、次の
　シーケンスを実行しています。

    

  1. ROMのアドレスA0を０にする

  2. ROMに信号情報を出力させ、レジスタに記憶

  3. ROMのアドレスA0を１にする

  4. ROMにアドレス情報を出力させ、レジスタに記憶

  5. 最初にもどる


　ROMのアドレスA0には、SRラッチを接続し
　出力の反転を使って０、１を出力します。

　カウンタICには、レジスタのラッチトリガーを出力する
　とともに、ROMのアドレスA0を変更を担当させました。

　外部信号を利用し、シーケンサの動作を変える
　こともできます。回路は、以下。
目次 前 次

inserted by FC2 system