目次
前
次
ROMシーケンサとは
2000年以降は、CPLD、FPGAを利用してデジタル回路を実現する
ことが主流になりましたが、現在CPLD、FPGAで実現する内容を
紫外線消去タイプのROMで記述していたことがあります。
デジタルICを並べて配線でシステムを組上げるのは、リスクが
多いと判断される場合、デジタル回路の動作をROMの中に1と0
の組合わせで記述し、カウンタで順序回路を実現しました。
CPLD、FPGAが高価で、入手性が悪く、消費電力が多いような
ときに、ユーザーの手元で気軽にプログラムできるデバイス
としてROMは便利でした。
ROMにカウンタを接続し、CPUのマイクロプログラムや高速シーケンサ
のエミュレートができると、デジタルICを並べて半田付けする基板を
作成する前に、ある程度テストできます。
ブロック図は、単純で以下のようになります。
ROMシーケンサには、フィードバックありとなしの2種を使えます。
フィードバックなしのROMシーケンサの例として、簡易
ファンクションジェネレータがあります。
簡易ファンクションジェネレータは、カウンタでROMのアドレスを
変えていき、出力データをD/Aコンバータに入力します。
フィードバックありのROMシーケンサは、ブロック図のDIPスイッチに
相当する部分をセンサーに接続し、必要な動作を繰り返す用途に応用
します。
フィードバックありのROMシーケンサは、proper programを実現する
場合、マイコンではスピードが追いつかない用途に使いました。
例としては、方向指示器があります。
アドレスをフィードバックするタイプのROMシーケンサは
以下の回路で実現できます。
生成する信号を8ビットに拡張したいときは、次の回路を利用。
8ビットのレジスタを2個使い、偶数アドレスではデータをレジスタに
記憶。奇数アドレスでは、次に出力したいデータのアドレスをレジスタ
に記憶。16ビットを利用するので、ROMのA0ピンは、データかアドレスか
を選択する目的で使います。
カウンタは、ROMからデータを引き出すタイミングと
レジスタに情報を記憶するためのトリガーを生成する
ために使っています。
シーケンサは、ステートマシンなので、次にどのステートに
遷移するのかを、8ビット情報で記述しています。
目次
前
次