目次
次
はじめに
本ホームページに書かれている内容の使用は自由ですが
これらを用いて直接、間接を問わずに、金銭利益を得る
行為(内容販売、有料情報提供等)はしないでください。
著作権は、放棄しません。
また、これらは、自己責任で利用してください。
本ホームページで公開している内容を元にして、不利益、
不具合、傷害等が発生しても、筆者は一切責任を負いません。
予めご承知ください。
筆者は、LSI開発がしたいと希望して社会人になりました。
1986年頃は、LSI開発は回路図ベースでしたが、HDL
(Hardware Description Language)を利用する方式が
1990年代はじめから普及しました。
現在、LSI開発はHDLを利用するのが99%でしょう。
ただし、回路図ベースで設計、開発をはじめた技術者と
プログラムベースで設計、開発している技術者の間には
越えられない壁が存在していることもあります。
回路図ベースでの設計、開発を経験した技術者は、LSI内部を
並列で動作するブロックの集合体として扱います。ところが、
プログラムベースで設計、開発を始めた技術者は、シーケンス
処理の集合体で扱うために、時としてトンでもない回路を設計
開発します。
回路図を生成させて眺めるとすぐにわかるのですが、プログラム
ベースで設計、開発を始めた技術者は、HDLの記述と回路の整合が
取れず「?」を出しまくっている現場に出くわしたりします。
小さなブロックを記述して、CPLD/FPGAの開発プロセスを説明します。
HDL記述と動作が一致しないときに、閲覧してください。
目次
次