文法チェック

 VHDLコードを入力したなら、文法上の誤りがないか
 チェックします。

 文法チェックは、ISEWebPackのProcessesの中に
 ある機能を利用します。



 Synthesizeの左にある+をクリックします。



 サブ処理にあるCheck Syntaxの左にある回転矢印を
 をダブルクリックします。



 文法チェックの結果が表示されます。
 ミスがなければ、次のようになります。



 「signal green」は、問題なしを意味します。

 何か問題があれば、次のように内容が表示されます。



 「signal red」は、問題ありを表します。

 他に、「signal yellow」は、警告、Warinigとなります。

 signalのgreen、yellow、redは、欧米では
 暗黙の了解で、意味が決まっています。


目次

inserted by FC2 system