Top Page

CPLD、FPGAの開発プロセスを紹介します。

はじめに
用意するモノ
HDL選択
設計、開発プロセス
シーケンサ
チャタリング除去
シンクロナイザ
夜間点滅器
Kitchen Timer
PWM(Pulse Width Modulation)WaveGenerator
ADCC(Analog to Digital Converter Controller)
PSG(Programable Sound Generator)
CRTC(Cathod Ray Tube Controller)
PLLC(Phase Locked Loop Controller)
Pong Game
DSP(Discrete Signal Processor)
Charactor LCDC(LCD Controller)
Micro Controller
ソフトウエアツール
自作IP
電子サイコロ
スロットマシン
DDS(Digital Direct synthesis)
周波数カウンタ
Dual Port Memory
DCM(Digital Clock Manager)
TD4
信号機エミュレータ
シリアル送信
シリアル受信
Lattice CPLD (FPGA)
Altera FPGA
electric keyer monitor
ultrasonic sensor handler
SPI slave handler
DAC emulator
CCD emulator
Schumann resonance oscillator
FIFO
Cristal marker
Ultrasonic sensor interface
USB接続教育用基板
Hand shaking
Graphic LCD controller
NCO(Nemerically Controlled Oscillators)
Simple A/D converter
PicoBlaze
Simple A/D converter II
同期検波用キャリアジェネレータ
SSR(Solid State Relay)制御
Go/Stop装置エミュレータ
アナログマルチプレクサテスト
ライントレーサ走行
Linear Feedback Shift Register
Step Sequencer

ISEWebPack操作方法
Top Page inserted by FC2 system