外部割込み処理
ADuC7026には、外部IRQピンが４本あります。 物理ピンとの対応は、以下となっています。
- P0.4 IRQ0
- P0.5 IRQ1
- P1.4 PLAIRQ0
- P1.5 PLAIRQ1
PLAには、次のようなマルチプレクサとレジスタを
接続したブロックの内部にあります。
各PLAを含んだブロックを、ELEMENTと呼び
各レジスタにパラメータを設定することで
マルチプレクサ、PLAの機能を指定します。
割込みを発生させるのは、PLAIRQ0、PLAIRQ1で
ELEMENT0、ELEMENT1、ELEMENT15のいずれかの
出力になっています。
例として、外部割込み信号はP1.4から入力し
ELEMENT0からPLAIRQ0を生成させることします。
シフトレジスタを動かすためのクロックが必要
なので、timer1のオーバーフローを使います。
PLAに関係するレジスタのクロックは、次のどれか
を選択できます。
- P0.7
- P0.5
- P0.0
- HCLK
- 外部水晶の32.768kHz
- timer1のオーバーフロー
マルチプレクサの設定パラメータは、次の
リストとします。
- MUX0 10
- MUX1 10
- MUX2 1
- MUX3 0
- PLA 0100
- MUX4 1
マルチプレクサの設定パラメータは、次の
リストとします。
- MUX0 10
- MUX1 00(don't care)
- MUX2 1
- MUX3 0(don't care)
- PLA 1100
- MUX4 0
マルチプレクサの設定パラメータは、次の
リストとします。
- MUX0 00(don't care)
- MUX1 00(don't care)
- MUX2 0(don't care)
- MUX3 1
- PLA 1010
- MUX4 0
PLAに関連する初期化を一つの関数に
まとめます。
void init_pla(void)
{
/* initialize element */
PLAELM0 = 0x549 ; /* NOT B and A */
PLAELM4 = 0x34 ; /* select GP1.4 , B */
PLAELM5 = 0x458 ; /* select E4 , A */
/* select clock */
PLACLK = 0x05 ; /* Timer1 overflow */
/* interrupt enable */
PLAIRQ = 0x10 ; /* element 0 H */
}
割込みを使うので、割込みハンドラを記述します。
ARMでは、一つの割込みハンドラで、全割込みを捌く
ので、使いたい割込みに対応する処理は、ハンドラ
内部で交通整理して対応します。
timer0、timer1、外部割込みを使うとして、割込み
ハンドラを作成しました。
対応する割込みが来たら、外付けしたLEDを点滅させる
仕様としました。LEDの点灯、消灯だけでも、割込みが
入ったことを目視できるので、便利です。
割込みハンドラのコードは、以下。
void IRQ_Handler(void) __irq
{
/* judge timer0 interruption (100us) */
if ( (IRQSTA & RTOS_TIMER_BIT) == RTOS_TIMER_BIT ) {
/* clear timer0 interrupt flag */
T0CLRI = 0xff ;
/* increment */
timcnt++ ;
/* judge */
if ( (timcnt & 0x3ff) == 0 ) {
GP4DAT ^= (1 << 23);
}
}
/* judge timer1 interruption (600Hz) */
if ( (IRQSTA & GP_TIMER_BIT) == GP_TIMER_BIT ) {
/* clear timer0 interrupt flag */
T1CLRI = 0xff ;
/* increment */
vscnt++ ;
/* 600Hz handling */
if ( vscnt == 600 ) {
vscnt = 0 ;
/* get vsync signal */
GP3DAT ^= (1 << 23) ;
}
}
/* judge PLA0 interruption (exteranl interruption) */
if ( (IRQSTA & PLA_IRQ0_BIT) == PLA_IRQ0_BIT ) {
vtrg = OFF ;
/* enable */
if ( strg == ON ) {
/* set flag */
vtrg = ON ;
}
/* get vsync signal Debug */
GP3DAT ^= (1 << 22) ;
}
}
timer1の割込みが来ているかを目視できるように
したのは、PLAに使われているレジスタのクロック
として、timer1のオーバーフローが使われている
から。
timer1のオーバーフローが発生していれば、PLA内
のレジスタにクロック供給はあり、シフトレジスタ
の動作が確認できます。
timer0の割込みで、ADuC7026の基板上のLEDを点滅
します。他の割込みが動かないときに、少なくとも
ファームウエアが動いていることを確認するため。
このPLAによる外部割込みをテストしたコードは以下。
#include <ADuC7026.h>
#define OFF 0
#define ON OFF+1
/* data definitions */
typedef unsigned char UBYTE ;
typedef signed char SBYTE ;
typedef unsigned short UWORD ;
typedef signed short SWORD ;
typedef unsigned long ULONG ;
typedef signed long SLONG ;
void IRQ_Handler(void) __irq;
void init_usr(void);
#define MASKFF 0xFF
#define MASK0F 0x0F
#define MASK80 0x80
#define MASK40 0x40
#define MASK20 0x20
#define MASK10 0x10
#define MASK08 0x08
#define MASK04 0x04
#define MASK02 0x02
#define MASK01 0x01
#define MASKF0 0xF0
ULONG timcnt ;
void rs_putchar(UBYTE x);
void crlf(void);
void rs_puts(UBYTE *x);
void init_pla(void);
/* global variables */
volatile UWORD vscnt ;
volatile UBYTE vtrg ;
int main(void)
{
/* initialize user */
init_usr();
/* show message */
rs_puts("Hello"); crlf();
/* endless loop */
while(ON)
{
/* external interrupt */
if ( vtrg == ON ) {
/* clear flag */
vtrg = OFF ;
/* inverse */
GP3DAT ^= (1 << 21);
}
}
/* dummy return */
return (0);
}
void IRQ_Handler(void) __irq
{
/* judge timer0 interruption (100us) */
if ( (IRQSTA & RTOS_TIMER_BIT) == RTOS_TIMER_BIT ) {
/* clear timer0 interrupt flag */
T0CLRI = 0xff ;
/* increment */
timcnt++ ;
/* judge */
if ( (timcnt & 0x3ff) == 0 ) {
GP4DAT ^= (1 << 23);
}
}
/* judge timer1 interruption (100Hz) */
if ( (IRQSTA & GP_TIMER_BIT) == GP_TIMER_BIT ) {
/* clear timer0 interrupt flag */
T1CLRI = 0xff ;
/* increment */
vscnt++ ;
/* 600Hz handling */
if ( vscnt == 600 ) {
vscnt = 0 ;
/* get vsync signal */
GP3DAT ^= (1 << 23);
}
}
/* judge PLA0 interruption (exteranl interruption) */
if ( (IRQSTA & PLA_IRQ0_BIT) == PLA_IRQ0_BIT ) {
vtrg = OFF ;
/* enable */
if ( strg == ON ) {
/* set flag */
vtrg = ON ;
}
/* get vsync signal Debug */
GP3DAT ^= (1 << 22);
}
}
void init_usr(void)
{
/* select clock 41.78MHz
initialized in start up routine
*/
PLLKEY1 = 0xaa ;
PLLCON = 0x01 ;
PLLKEY2 = 0x55 ;
/* power control
initialized in start up routine
*/
/* clear flag */
vtrg = OFF ;
/* clear counter */
timcnt = 0 ;
vscnt = 0 ;
/* P1 */
{
/* select PLA input */
GP1CON = 0x00030011 ;
/* */
GP1DAT = 0x6E000000 ;
}
/* P3 */
{
GP3DAT = 0xffff0000 ;
}
/* P4 */
{
GP4DAT = 0xff000000 ;
}
/* initialize timer 0 (100us) */
{
T0LD = 4178 ; /* (41.78MHz / 1) / 10kHz */
T0CON = 0xc0 ; /* enable , cyclic , 1/1 */
}
/* initialize timer 1 (600Hz) */
{
T1LD = 4352 ; /* (41.78MHz / 16) / 600Hz */
T1CON = 0xc4 ; /* enable , cyclic , 1/16 */
}
/* initialize PLA */
init_pla();
/* enable timer 1 , timer 0 and PLA interrupt */
IRQEN = RTOS_TIMER_BIT | GP_TIMER_BIT | PLA_IRQ0_BIT ;
}
/* UART putchar */
void rs_putchar(UBYTE x)
{
/* ? transmmit buffer empty */
while( (COMSTA0 & 0x40) == 0 ) ;
/* set value */
COMTX = x ;
}
/* carriage return and line feed */
void crlf(void)
{
rs_putchar('\r');
rs_putchar('\n');
}
/* UART puts */
void rs_puts(UBYTE *x)
{
while ( *x != '\0' ) {
rs_putchar( *x ) ;
x++ ;
}
}
/* initialize PLA */
void init_pla(void)
{
/* initialize element */
PLAELM0 = 0x549 ; /* NOT B and A */
PLAELM4 = 0x34 ; /* select GP1.4 , B */
PLAELM5 = 0x458 ; /* select E4 , A */
/* select clock */
PLACLK = 0x05 ; /* Timer1 overflow */
/* interrupt enable */
PLAIRQ = 0x10 ; /* element 0 H */
}
VSYNCは周波数60Hzで変化するので、外部割込みとして
PLAに信号が入ると、外部に接続したLEDを点滅します。
LEDは、次のように接続しています。
上のファームウエア用スタートアップルーチンは
以下です。（Keilの開発環境が生成してくる内容に
PLL関係設定を変更しただけになっています。）
// Standard definitions of Mode bits and Interrupt (I & F) flags in PSRs
Mode_USR EQU 0x10
Mode_FIQ EQU 0x11
Mode_IRQ EQU 0x12
Mode_SVC EQU 0x13
Mode_ABT EQU 0x17
Mode_UND EQU 0x1B
Mode_SYS EQU 0x1F
I_Bit EQU 0x80 /* when I bit is set, IRQ is disabled */
F_Bit EQU 0x40 /* when F bit is set, FIQ is disabled */
/*
// Stack Configuration (Stack Sizes in Bytes)
// 
タイマー割込み処理の中で、次のようにシフトレジスタ
の値を更新し、同時にトリガーフラグを設定します。
/* judge timer3 interruption (1ms) */
if ( (IRQSTA & WATCHDOG_TIMER_BIT) == WATCHDOG_TIMER_BIT ) {
/* clear timer3 interrupt flag */
T3CLRI = 0xff ;
/* increment */
scnt++ ;
if ( scnt == SCNT_MAX ) {
scnt = 0 ;
str_sft <<= 1 ;
str_sft &= MASK07 ;
if ( GP0DAT & MASK20 ) { str_sft |= ON ; }
str_trg = OFF ;
if ( str_sft == 3 ) { eflag = ON ; }
}
}
８ビットのレジスタ中の下位３ビットを利用し
スイッチの状態をタイマー割込みで更新します。
上の例では、スイッチの論理値が０→１と変化する
ことを判断して、トリガーフラグを設定します。
目次 前 次